通訊與計(jì)算機(jī)技術(shù)的高速發(fā)展使得高速PCB設(shè)計(jì)進(jìn)入了千兆位領(lǐng)域，新的高速器件應(yīng)用使得如此高的速率在背板和單板上的長距離傳輸成為可能，但與此同時(shí)，PCB設(shè)計(jì)中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸?shù)馁|(zhì)量，主要問題包括反射、振蕩、時(shí)序、地彈和串?dāng)_等。信號完整性差不是由某個(gè)單一因素導(dǎo)致，而是板級設(shè)計(jì)中多種因素共同引起。在千兆位設(shè)備的PCB板設(shè)計(jì)中，一個(gè)好的信號完整性設(shè)計(jì)要求工程師全面考慮器件、傳輸線互聯(lián)方案、電源分配以及EMC方面的問題。高速PCB設(shè)計(jì)EDA工具已經(jīng)從單純的仿真驗(yàn)證發(fā)展到設(shè)計(jì)和驗(yàn)證相結(jié)合，幫助設(shè)計(jì)者在設(shè)計(jì)早期設(shè)定規(guī)則以避免錯(cuò)誤而不是在設(shè)計(jì)后期發(fā)現(xiàn)問題。隨著數(shù)據(jù)速率越來越高設(shè)計(jì)越來越復(fù)雜，高速PCB系統(tǒng)分析工具變得更加必要，這些工具包括時(shí)序分析、信號完整性分析、設(shè)計(jì)空間參數(shù)掃描分析、EMC設(shè)計(jì)、電源系統(tǒng)穩(wěn)定性分析等。這里我們將著重討論在千兆位設(shè)備PCB設(shè)計(jì)中信號完整性分析應(yīng)考慮的一些問題。高速器件與器件模型盡管千兆位發(fā)送與接收元器件供應(yīng)商會提供有關(guān)芯片的設(shè)計(jì)資料，但是器件供應(yīng)商對于新器件信號完整性的了解也存在一個(gè)過程，這樣器件供應(yīng)商給出的設(shè)計(jì)指南可能并不成熟，還有就是器件供應(yīng)商給出的設(shè)計(jì)約束條件通常都是非?？量痰?，對設(shè)計(jì)工程師來說要滿足所有的設(shè)計(jì)規(guī)則會非常困難。所以就需要信號完整性工程師運(yùn)用仿真分析工具對供應(yīng)商的約束規(guī)則和實(shí)際設(shè)計(jì)進(jìn)行分析，考察和優(yōu)化元器件選擇、拓?fù)浣Y(jié)構(gòu)、匹配方案、匹配元器件的值，并最終開發(fā)出確保信號完整性的PCB布局布線規(guī)則。因此，千兆位信號的精確仿真分析變得十分重要，而器件模型在信號完整性分析工作中的作用也越來越得到重視。

【第Y招】多層板布線高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號的傳輸長度，同時(shí)還能大幅度地降低信號的交叉干擾等，所有這些方法都對高頻電路的可靠性有利。有資料顯示，同種材料時(shí)，四層板要比雙面板的噪聲低20dB。但是，同時(shí)也存在一個(gè)問題，PCB半層數(shù)越高，制造工藝越復(fù)雜，單位成本也就越高，這就要求我們在進(jìn)行PCB Layout時(shí)，除了選擇合適的層數(shù)的PCB板，還需要進(jìn)行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來完成設(shè)計(jì)。　　【第二招】高速電子器件管腳間的引線彎折越少越好　　高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45度折線或者圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合?！　　镜谌小扛哳l電路器件管腳間的引線越短越好　　信號的輻射強(qiáng)度是和信號線的走線長度成正比的，高頻的信號引線越長，它就越容易耦合到靠近它的元器件上去，所以對于諸如信號的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。　　【第四招】高頻電路器件管腳間的引線層間交替越少越好　　所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據(jù)側(cè)，一個(gè)過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯(cuò)的可能性。

覆銅時(shí)銅和導(dǎo)線之間的間距要改變覆銅時(shí)銅和導(dǎo)線以及焊盤之間的間距，方法如下：設(shè)計(jì)—規(guī)則—Electrical—clearance，點(diǎn)右鍵建立“新規(guī)則”，出現(xiàn)clearance_1，在clearance_1規(guī)則中“第Y個(gè)對象匹配哪里”欄中選中“高級(查詢)”，在右邊的“全查詢”欄中輸入(InPoly)，最后點(diǎn)“應(yīng)用”結(jié)束。如果輸入不對，選則“所有”后再選“高級(查詢)”。pcb中放置某個(gè)器件時(shí)無論如何都報(bào)錯(cuò)在pcb中放置某個(gè)元件時(shí)，無論如何都報(bào)錯(cuò)，解決辦法是將規(guī)則里的線間距改小。如何選中所有連在一起的線或同一網(wǎng)絡(luò)的線按住“Ctrl”左鍵單擊想要選中的網(wǎng)絡(luò)線即可。無意中按出來個(gè)放大鏡在無意中按出來個(gè)放大鏡，用“SHIFT+M”取消或者選菜單項(xiàng)“工具”——“優(yōu)先選項(xiàng)”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。

重慶專業(yè)線路板貼片1)專門用于探測的測試焊盤的直徑應(yīng)該不小于0.9mm 。2) 測試焊盤周圍的空間應(yīng)大于0.6mm 而小于5mm 。線路板貼片生產(chǎn)廠如果元器件的高度大于6. 7mm，那么測試焊盤應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測試焊盤。4) 測試焊盤應(yīng)放在一個(gè)網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標(biāo)準(zhǔn)探針和一個(gè)更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來進(jìn)行焊盤測試。測試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測試頂端通過孔放到印制電路板的非元器件/焊接面上。