隨著PCB設計復雜度的逐步提高，對于信號完整性的分析除了反射，串擾以及EMI之外，穩(wěn)定可靠的電源供應也成為設計者們重點研究的方向之一。尤其當開關器件數目不斷增加，核心電壓不斷減小的時候，電源的波動往往會給系統(tǒng)帶來致命的影響，于是人們提出了新的名詞：電源完整性，簡稱PI(powerintegrity)。當今國際市場上，IC設計比較發(fā)達，但電源完整性設計還是一個薄弱的環(huán)節(jié)。因此本文提出了PCB板中電源完整性問題的產生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問題的優(yōu)化方法與經驗設計，具有較強的理論分析與實際工程應用價值。二、電源噪聲的起因及分析對于電源噪聲的起因我們通過一個與非門電路圖進行分析。圖1中的電路圖為一個三輸入與非門的結構圖，因為與非門屬于數字器件，它是通過“1”和“0”電平的切換來工作的。隨著IC技術的不斷提高，數字器件的切換速度也越來越快，這就引進了更多的高頻分量，同時回路中的電感在高頻下就很容易引起電源波動。如在圖1中，當與非門輸入全為高電平時，電路中的三極管導通，電路瞬間短路，電源向電容充電，同時流入地線。此時由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產生電壓波動，如圖2中所示的電平上升沿所引入的ΔI噪聲。當與非門輸入為低電平時，此時電容放電，將在地線上產生較大的ΔI噪聲;而電源此時只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對于上升沿來說要小。從對與非門的電路進行分析我們知道，造成電源不穩(wěn)定的根源主要在于兩個方面：一是器件高速開關狀態(tài)下，瞬態(tài)的交變電流過大;

大量涉及蝕刻面的質量問題都集中在上板面被蝕刻的部分，而這些問題來自于蝕刻劑所產生的膠狀板結物的影響。對這一點的了解是十分重要的，因膠狀板結物堆積在銅表面上。一方面會影響噴射力，另一方面會阻檔了新鮮蝕刻液的補充，使蝕刻的速度被降低。正因膠狀板結物的形成和堆積，使得基板上下面的圖形的蝕刻程度不同，先進入的基板因堆積尚未形成，蝕刻速度較快， 故容易被徹底地蝕刻或造成過腐蝕，而后進入的基板因堆積已形成，而減慢了蝕刻的速度。蝕刻設備的維護維護蝕刻設備的最關鍵因素就是要保證噴嘴的高清潔度及無阻塞物，使噴嘴能暢順地噴射。阻塞物或結渣會使噴射時產生壓力作用，沖擊板面。而噴嘴不清潔，則會造成蝕刻不均勻而使整塊電路板報廢。明顯地，設備的維護就是更換破損件和磨損件，因噴嘴同樣存在著磨損的問題，所以更換時應包括噴嘴。此外，更為關鍵的問題是要保持蝕刻機沒有結渣，因很多時結渣堆積過多會對蝕刻液的化學平衡產生影響。同樣地，如果蝕刻液出現化學不平衡，結渣的情況就會愈加嚴重。蝕刻液突然出現大量結渣時，通常是一個信號，表示溶液的平衡出現了問題，這時應使用較強的鹽酸作適當的清潔或對溶液進行補加。

北京PCB電路板一個高明的CAD工程師需要做的是：如何綜合考慮各方意見，達到最佳結合點。以下為EDADOC專家根據個人在通訊產品PCB設計的多年經驗，開發(fā)PCB電路板所總結出來的層疊設計參考，與大家共享。 PCB層疊設計基本原則 CAD工程師在完成布局(或預布局)后，重點對本板的布線瓶徑處進行分析，再結合EDA軟件關于布線密度(PIN/RAT)的報告參數、綜合本板諸如差分線、敏感信號線、特殊拓撲結構等有特殊布線要求的信號數量、種類確定布線層數;再根據單板的電源、地的種類、分布、有特殊布線需求的信號層數，綜合單板的性能指標要求與成本承受能力，確定單板的電源、地的層數以及它們與信號層的相對排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號層盡可能與地平面相鄰(確保關鍵信號層與地平面相鄰);C)主電源盡可能與其對應地相鄰;D)盡量避免兩信號層直接相鄰;

覆銅時銅和導線之間的間距要改變覆銅時銅和導線以及焊盤之間的間距，方法如下：設計—規(guī)則—Electrical—clearance，點右鍵建立“新規(guī)則”，出現clearance_1，在clearance_1規(guī)則中“第Y個對象匹配哪里”欄中選中“高級(查詢)”，在右邊的“全查詢”欄中輸入(InPoly)，最后點“應用”結束。如果輸入不對，選則“所有”后再選“高級(查詢)”。pcb中放置某個器件時無論如何都報錯在pcb中放置某個元件時，無論如何都報錯，解決辦法是將規(guī)則里的線間距改小。如何選中所有連在一起的線或同一網絡的線按住“Ctrl”左鍵單擊想要選中的網絡線即可。無意中按出來個放大鏡在無意中按出來個放大鏡，用“SHIFT+M”取消或者選菜單項“工具”——“優(yōu)先選項”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。

產生網絡表：網絡表是電路原理圖設計(SCH)與印制電路板設計(PCB)之間的一座橋梁，它是電路板自動的靈魂。網絡表可以從電路原理圖中獲得，也可從印制電路板中提取出來。(3)印制電路板的設計：印制電路板的設計主要是針對PROTEL99的另外一個重要的部分PCB而言的，在這個過程中，我們借助PROTEL99提供的強大功能實現電路板的版面設計，完成高難度的等工作。但在實踐中，具體主要以下面細分步驟為主：一、電路版設計的先期工作1、利用原理圖設計工具繪制原理圖，并且生成對應的網絡表。當然，有些特殊情況下，如電路版比較簡單，已經有了網絡表等情況下也可以不進行原理圖的設計，直接進入PCB設計系統(tǒng)，在PCB設計系統(tǒng)中，可以直接取用零件封裝，人工生成網絡表。2、手工更改網絡表將一些元件的固定用腳等原理圖上沒有的焊盤定義到與它相通的網絡上，沒任何物理連接的可定義到地或保護地等。將一些原理圖和PCB封裝庫中引腳名稱不一致的器件引腳名稱改成和PCB封裝庫中的一致，特別是二、三極管等。二、畫出自己定義的非標準器件的封裝庫建議將自己所畫的器件都放入一個自己建立的PCB庫專用設計文件。三、設置PCB設計環(huán)境和繪制印刷電路的版框含中間的鏤空等1、進入PCB系統(tǒng)后的第Y步就是設置PCB設計環(huán)境，包括設置格點大小和類型，光標類型，版層參數，布線參數等等。大多數參數都可以用系統(tǒng)默認值，而且這些參數經過設置之后，符合個人的習慣，以后無須再去修改。2、規(guī)劃電路版，主要是確定電路版的邊框，包括電路版的尺寸大小等等。在需要放置固定孔的地方放上適當大小的焊盤。對于3mm的螺絲可用6.5~8mm的外徑和3.2~3.5mm內徑的焊盤對于標準板可從其它板或PCBizard中調入。注意-在繪制電路版地邊框前，一定要將當前層設置成KeepOut層，即禁止布線層。四、打開所有要用到的PCB庫文件后，調入網絡表文件和修改零件封裝這一步是非常重要的一個環(huán)節(jié)，網絡表是PCB自動布線的靈魂，也是原理圖設計與印象電路版設計的接口，只有將網絡表裝入后，才能進行電路版的布線。在原理圖設計的過程中，ERC檢查不會涉及到零件的封裝問題。因此，原理圖設計時，零件的封裝可能被遺忘，在引進網絡表時可以根據設計情況來修改或補充零件的封裝。當然，可以直接在PCB內人工生成網絡表，并且指定零件封裝。

從IC芯片的發(fā)展及封裝形式來看，芯片體積越來越小、引腳數越來越多;同時，由于近年來IC工藝的發(fā)展，使得其速度也越來越高。這就帶來了一個問題，即電子設計的體積減小導致電路的布局布線密度變大，而同時信號的頻率還在提高，從而使得如何處理高速信號問題成為一個設計能否成功的關鍵因素。隨著電子系統(tǒng)中邏輯復雜度和時鐘頻率的迅速提高，信號邊沿不斷變陡，印刷電路板的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設計，線跡互連和板層的影響可以不考慮，但當頻率超過50 MHz時，互連關系必須考慮，而在*定系統(tǒng)性能時還必須考慮印刷電路板板材的電參數。因此，高速系統(tǒng)的設計必須面對互連延遲引起的時序問題以及串擾、傳輸線效應等信號完整性(Signal Integrity，SI)問題。當硬件工作頻率增高后，每一根布線網絡上的傳輸線都可能成為發(fā)射天線，對其他電子設備產生電磁輻射或與其他設備相互干擾，從而使硬件時序邏輯產生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標準提出了解決硬件實際布線網絡可能產生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數字電路設計的幾個基本概念在高速數字電路中，由于串擾、反射、過沖、振蕩、地彈、偏移等信號完整性問題，本來在低速電路中無需考慮的因素在這里就顯得格外重要;另外，隨著現有電氣系統(tǒng)耦合結構越來越復雜，電磁兼容性也變成了一個不能不考慮的問題。要解決高速電路設計的問題，首先需要真正明白高速信號的概念。高速不是就頻率的高低來說的，而是由信號的邊沿速度決定的，一般認為上升時間小于4倍信號傳輸延遲時可視為高速信號。即使在工作頻率不高的系統(tǒng)中，也會出現信號完整性的問題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號邊沿比以前更陡更快，因此在工作時鐘不高的情況下也屬于高速器件，隨之帶來了信號完整性的種種問題。